发现心仪岗位

The Opportunity

You will build the heartbeat of our AI accelerator. While our compilers generate the "what" (the neural network graph), the Runtime determines the "how" (execution). You will write the low-level C/C++ code that manages DMA engines, synchronizes parallel cores, and drives high utilization on our 4-PE AISoC while maintaining correctness and stability.

Key Responsibilities

·       Pipeline Orchestration: Implement the on-device scheduler that coordinates data transfers (DMA) and compute tasks. You will solve classic "producer-consumer" problems in silicon.

·       Memory Management: Build the allocator that manages tight on-chip SRAM (TCM). You decide where every tensor lives and when it dies.

·       Hardware Abstraction (HAL): Implement the low-level HAL and intrinsic wrappers used by our runtime and kernel library (no kernel-mode driver experience required).

·       Consistency & Visibility: Define and enforce explicit memory visibility protocols between cores/TCM/DMA (clean/flush + fence/events) to prevent stale data reads on our non-coherent system.

·       Debug & Profiling: Create the tools that tell us why the chip is stalling (trace markers, cycle counters).

What We Will Teach You

·       Our specific DMA descriptor model and event synchronization hardware.

·       How to manage memory visibility (cache maintenance) on a non-coherent architecture.

·       The internal workings of our on-device scheduling framework.

Must-Have Qualifications

·       Strong proficiency in C/C++ (you understand pointers, memory layout, and the stack vs. heap).

·       Academic or project experience with Operating Systems concepts (mutexes, race conditions, context switching).

·       Fearlessness in debugging: You don't just stare at a segfault; you attach a debugger and find the root cause.

Nice-to-Have

·       Experience with embedded systems (Raspberry Pi, STM32, or bare-metal RISC-V).

·       Knowledge of Python (for building test scripts to drive your C++ runtime).

岗位职责

1、协助并逐步独立完成产品的概念设计及整体外观设计，参与从设计调研到量产跟踪的全过程；

2、参与创新产品设计，关注智能硬件及消费电子行业趋势，挖掘用户需求；

3、配合工程团队推进设计方案落地，参与样机验证及设计优化。

任职要求

1、工业设计、产品设计等相关专业，本科及以上学历，应届或毕业 1 年内；

2、具备良好的设计基础和审美能力，设计思维清晰，有创新意识；

3、对产品工程、结构及制造有基本认知或较强学习意愿；

4、熟悉工业设计流程，具备一定的用户体验意识；

5、熟练使用 Rhino、SolidWorks 等工业设计软件，掌握 KeyShot 等基础渲染工具者优先。

加分项

1、有智能电子产品、硬件或实物项目经验；

2、对 AI + 硬件、智能设备、交互式产品方向有明确兴趣；

3、有 3D 打印、样机制作等实践经历；

4、对 AI 相关设计工具或流程有实际使用经验。

岗位职责

1、负责 Wi-Fi/BT 芯片中射频相关校准算法（DPD、IQK、RXDC、TXDC、TX Power 校准等）的软件驱动实现。

2、优化校准流程和精度，提升整机射频性能和一致性；

3、支持 RF 校准算法在量产平台的部署与调优；

4、协助解决实际应用中出现的射频异常问题，并持续优化算法稳定性和兼容性。

任职要求

1、本科及以上学历，通信、电子、微电子、信号处理等相关专业；

2、熟悉无线通信射频系统架构，了解 Wi-Fi/蓝牙的基本通信原理；

3、了解 TRX IQ 校准、DPD、DC 校准等至少一种或多种校准算法；

4、熟悉 Python/C/MATLAB 等至少一种算法实现语言，具备扎实的数理基础和信号处理能力；

5、具有良好的跨团队沟通能力和问题解决能力。

加分项

1、有射频前端实际测试验证经验者优先；

2、熟悉射频量测设备（如 VNA、信号源、频谱仪）或具备 RF 自动化测试经验者优先；

3、有量产射频校准流程开发或维护经验者优先。

工作职责

1、负责芯片 TO 之后 NPI 和量产的项目推进和协调，包含封装导入、封装可靠性、芯片可靠性、ATE 测试（CP/FT）等；

2、管理外部 OSAT 和对接内部供应链等，依照产能计划、良率目标、成本目标等准备相应的工程活动；通过周会等管理手段，监控和完成产能、交期、良率、成本、质量等对应目标；

3、一定量的数据工具开发工作，用于内部和外部问题定位与决策。

任职要求

1、 本科及以上学历，电子工程或测控技术与仪器相关专业； 

2、3 年以上芯片 PE 或相关工作经验，有射频类相关经验／封装相关经验优先；

3、熟练使用 Python、Perl 等编程语言完成数据分析；

4、熟悉 QFN/FCBGA 等封装工艺；

5、具有较强的问题解决推动能力，团队合作意识及自动驱动力；

6、能接受一定比例的出差（20%）。